大内存时代振奋人心的CXL技术（下）

在大内存时代振奋人心的CXL技术（上）中，我们对CXL技术是什么，解决了什么问题，以及CXL1.0/1.1、CXL2.0和CXL3.0技术进行了详细阐述，并从存储变革了解了CXL的未来意义。

CXL技术的出现带来了一个全新的市场，本文将继续对业界各大厂在CXL上的布局以及CXL技术依旧存在着较高延迟性进行阐述，希望有助于大家更进一步了解CXL现状。

本文要点

CXL作为一项崭新的技术，各大厂家都在抢先布局，目前大陆选手在CXL领域并未落后，部分厂家甚至表现出彩。

目前，CXL的内存延迟在170-250ns左右，与其他CPU的内存、缓存和寄存器仍然存在一定差距。随着时间的推移，业界预计延迟问题会大大改善。

壹

新技术抢先入，大厂布局如何？

CXL发展势头强劲，三星、SK海力士、Marvell、Rambus、三星、AMD等大厂们的布局也在不断加速。

Microchip推出用于数据中心计算的新型CXL智能存储控制器

2022年8月，Microchip宣布扩吉印通下串行连接存储控制器产品阵容，推出基于Compute Express Link（CXL）的新型SMC 2000系列智能存储控制器，使CPU、GPU和SoC能够利用CXL接口连接DDR4或DDR5存储器。

据悉，该解决方案可为每个内核提供更大的存储带宽和更高的存储容量，并使现代CPU能够优化应用工作负载，从而降低数据中心的整体总拥有成本。

SK海力士：到2023年量产CXL内存产品

2022年10月，SK海力士成功开发行业首款将计算功能与CXL存储器相结合的CMS（Computational Memory Solution）。据悉，该解决方案拟搭载于下一代服务器平台上，有望提升系统性能和能源效率。

2022年11月，SK海力士宣布已经与AMD展开了密切的合作，为EPYC 9004系列服务器处理器提供了完全兼容的DDR5和CXL解决方案，并得到了AMD的验证。此外，SK海力士还与AMD在第四代EPYC服务器处理器参考架构上测试PCIe 5.0连接的稳定性，以便未来提供高性能的PCIe 5.0NVMe解决方案，以响应当今AI和ML应用市场的需求。

在更早的8月，SK海力士推出首款CXL存储器样品。SK海力士DRAM产品规划负责人Kang Uk-song在一份声明中表示，SK海力士的目标是到2023年量产CXL内存产品。

美满电子（Marvell）收购CXL开发商Tanzanite

美满电子正在进行以数据中心为重点的投资来扩大潜在市场。2022年5月9日，美满电子宣布将收购先进CXL技术领先开发商Tanzanite，加速实现完全可组合的云基础架构的愿景。

Marvell存储业务事业部执行副总裁Dan Christman表示：“我们相信CXL将成为实现下一代数据中心最佳资源利用的重大变革者，而收购Tanzanite将提高我们解决客户最具挑战性问题的能力。”

据了解，未来的云数据中心将建立在利用CXL技术的完全分解式架构上，基于连接处理器、加速器和内存的行业标准CXL的硅组件将促进具有显著性能和效率优势的新云数据中心架构。

Rambus开展CXL内存互连计划

2021年6月，Rambus推出了CXL内存互连计划，并宣布与包括云、系统和内存企业在内的生态体系达成合作，以加快CXL内存互连解决方案的开发和落地。当年10月，Rambus发布了CXL 2.0控制器。

除了新产品动态之外，Rambus在并购方面也有新进展。2021年6月，Rambus宣布完成对AnalogX和PLDA的收购，增强了公司在服务器内存接口芯片方面的领先地位，加速了为下一代数据中心提供创新CXL互连解决方案的路线图。

2022年5月5日，Rambus宣布收购电子设计公司Hardent。据了解，Hardent拥有20年的半导体经验，其世界一流的硅设计、验证、压缩和纠错码(ECC)专业知识为RambusCXL内存互连计划提供了关键资源。

澜起科技新品不断

2022年5月6日，澜起科技发布全球首款CXL内存扩展控制器芯片（MXC）。

官方资料显示，这款MXC芯片是一款CXL DRAM内存控制器，属于CXL协议所定义的第三种设备类型，按照CXL 2.0规范设计，支持PCIe 5.0规范速度，专为内存AIC扩展卡、背板及EDSFF内存模组而设计，可大幅扩展内存容量和带宽，满足高性能计算、人工智能等数据密集型应用日益增长的需求。

今年1月初，澜起科技宣布，其PCIe 5.0/CXL 2.0 Retimer芯片成功实现量产。据悉，该芯片是澜起科技现有PCIe 4.0 Retimer产品的升级，可为业界提供稳定可靠的高带宽、低延迟PCIe 5.0/ CXL 2.0互连解决方案。

三星推出512GB CXL内存扩展器2.0

今年1月5日，在美国国际消费类电子产品展览会（CES2023）上，三星电子展示了其512GB CXL内存扩展器。官方资料显示，这款设备支持最新的CXL2.0接口，采用EDSFF(E3.S)封装尺寸，配备专用集成电路(ASIC)CXL控制器，并采用当下主流的DDR5 DRAM作为存储核心，从而实现极高的I/O接口带宽。

三星512GB CXL内存扩展器拥有极佳的通用性和灵活的可扩展性，创新性地支持将服务器的存储容量扩展到数TB以上，满足大数据和AI/ML工作负载的处理需求，尤其适合下一代大容量企业级服务器和数据中心应用。值得一提的是，三星这次推出的这款内存模组CXL内存扩展控制器芯片正是由上述提到的澜起科技提供。

AMD预计将于2023年推出支持CXL1.1接口的新品

AMD的EPYC Genoa支持DDR5、PCIe 5.0以及CXL1.1接口。并且，其另一产品Bergamo拥有更高的电源效率和每插槽性能，它将会和Genoa采用相同的CPU接口，所以PCIe5.0和DDR5以及CXL1.1都是支持的，预计将会在2023年推出。

总体而言，CXL技术入市不久，目前各大厂家发展进度差别并不大，大家都站在同一起跑线上竞争。大陆厂商如澜起科技近期动态频频，成果也是获得了业界的认可。未来，依旧可以在这个市场上继续发力。

贰

CXL依旧面临着延迟问题

内存离CPU越远，延迟就越高，这就是内存DIMM通常尽可能靠近插槽的原因。最大限度的降低延迟是业界一直致力于解决的问题，因此，大家对于这项崭新的CXL技术也是抱有较高期待。

由于与CPU的距离较远，业界对于PCI-Express以及CXL的延迟性会宽容一些，而对于SRAM、DRAM等则十分严格。按照上文所述，SRAM响应时间通常在纳秒级，DRAM则一般为100纳秒量级，NAND Flash则高达100微秒级。

作为一个分布式内存，尽管CXL主打的是低延迟，但其与CPU的内存、缓存和寄存器比起来，延迟仍然有着一定差距的。在此前的Hot Chips上，CXL联盟就给出了CXL在延迟上的具体数字。独立于CPU外的CXL内存延迟在170-250ns左右，高过独立于CPU的NVM、网络连接的解构内存、SSD和HDD等。

CXL总裁Siamak Tavallaei在SC22上表示，CXL实际上包含三种协议，但并非所有协议都是延迟的灵丹妙药。CXL.io（运行在PCIe总线的物理层上）仍然具有与以往相同类型的延迟，但其他两个协议，CXL.cache和CXL.mem采用了更快的路径，减少了延迟。

Tavallaei解释说，大多数CXL内存控制器会增加大约200纳秒的延迟，额外的重定时器会增加或花费几十纳秒，具体取决于设备与CPU的距离。这与其他CXL早期采用者所看到的一致。但是GigaIO首席执行官Alan Benjamin对外表示，它所见过的大多数CXL内存扩展模块的延迟都接近250纳秒，而不是170纳秒。

另外值得一提的是，来自Meta和AMD的两位专家提出了一个概念，也就是对内存进行分层，分为用于实时分析等关键任务的“热”内存、访问不那么频繁的“暖”内存和用于庞大数据的“冷”内存。“热”内存页面放在原生DDR内存里，而“冷”内存页面则交给CXL内存。

但是当前的软件应用可能无法有效区分“热”内存和“冷”内存。在原生内存用完后，就会去占用CXL内存。如此一来原本作为“冷”内存的CXL，也开始变成“热”内存。所以目前最大的挑战就是在操作系统和软件层面，如何检测到“冷”内存页面，将其主动转入CXL内存里，为原生内存留出空间。Meta和AMD的两位专家表示，他们已经在开发相应的软硬件技术。

就现在服务器市场情况看，低核心数的CPU依然会继续使用原生DDR通道来配置DIMM内存。而只有高核心数CPU上，再根据系统成本、容量、功耗和带宽等参数来灵活应用CXL内存，因为这才是CXL的核心优势，

目前，CXL生态系统才刚刚起步。许多企业还处于找相应的厂商的拿工程样品搭建环境进行开发测试的阶段。随着时间的推移，业界预计延迟问题会大大改善。

结语

随着各大厂家对CXL技术布局的愈发完善，一幅关于未来服务器行业的发展图景也愈发清晰。

我们在思考这项新技术时，也正期待着它无限的可能性，距离产品的落地时间愈发接近，其后续表现如何，我们拭目以待。

全球半导体观察 王凯琪